前 Intel CEO Pat Gelsinger 最近在台北对记者说了一句话，精准概括了半导体产业正在经历的认知翻转——”Packaging was always that thing that you just didn’t worry about.”（封装一直是那种你根本不用操心的东西。）据 Reuters 2026年11月6日报道，这位现任 Playground Global 合伙人估计，先进封装最终可能占到芯片产品价值的一半（as much as half the value of a chip product），因为当今的 GPU 和 CPU 可以集成10颗甚至多达20颗芯片。

这个判断的背景是：AI 芯片对先进封装的需求已经远远超出可用产能，从 Nvidia、AMD 到台湾的封装厂商都在扩产，设备厂商也在开发新工具。Reuters 的这篇报道采访了十余位行业高管和分析师（more than a dozen industry executives and analysts），拼出了一幅先进封装从后道配角跃升为产业核心战场的全景图。

本文以这篇报道为主线，结合 Taipei Times 对力成（Powertech Technology）、AMD CEO 苏姿丰（Lisa Su）访台的报道，拆解先进封装为何成为 AI 时代的关键瓶颈、巨头们如何用真金白银争夺产能、以及面板级封装等新技术路线将如何重塑竞争格局。

第1章：为什么封装突然变成了瓶颈——从”保护芯片”到”让芯片协同工作”

要理解先进封装的战略地位跃升，需要先理解它在做什么。

传统封装的功能很简单：给芯片加一个外壳，保护硅片不受物理损伤，同时提供电气连接，让芯片能焊到电路板上。这个环节技术门槛相对较低，利润率薄，长期被视为半导体价值链的末端。

先进封装做的事情完全不同。据 Reuters 报道，先进封装技术将多颗独立的硅片——比如处理器和存储芯片——集成到一个共享基板上，让它们作为一个系统高速协同工作（links separate pieces of silicon, such as processors and memory chips, on a shared base, to let them work together at high speed）。

这种转变的驱动力来自两个方向。

第1个方向是摩尔定律的经济性衰减。据 Reuters 报道，通过缩小晶体管尺寸来提升性能变得越来越困难、成本越来越高（harder and costlier to win performance gains by shrinking and adding transistors）。当单颗芯片的性能提升遇到天花板，把多颗专用芯片封装在一起协同工作就成了绕过瓶颈的核心路径。

第2个方向是 AI 工作负载的特殊需求。AI 芯片需要在处理器和邻近的存储器之间搬运海量数据（shuffle vast amounts of data between processors and nearby memory）。加速这种数据搬运，直接决定了 AI 模型训练和推理的速度。这就是为什么 AI 芯片普遍采用将处理器与 HBM（高带宽存储器）同封装的方案——而这恰恰是先进封装技术的核心应用场景。

目前最成熟、最广泛使用的先进封装技术是台积电（TSMC）的 CoWoS（Chip-on-Wafer-on-Substrate，芯片-晶圆-基板）。据 Reuters 报道，Nvidia、AMD、Broadcom 以及自研 AI 芯片的云计算公司都在使用这项技术。台积电在这一领域占据主导地位。

问题在于，台积电的 CoWoS 产能跟不上需求。这种供需缺口的严重程度，可以从芯片设计公司的反应中看出来——它们开始用前所未有的方式争夺封装产能。

第2章：Nvidia 据称为矽品砸下数十亿美元——芯片设计公司亲自下场锁产能

Reuters 报道中最引人注目的一条消息是：据1位知情的行业高管透露（an industry executive familiar with the matter, who sought anonymity for lack of authorisation to talk to media），Nvidia 正在为日月光投控（ASE Technology）旗下的矽品精密（Siliconware Precision Industries, SPIL）提供数十亿美元的融资（billions of dollars in financing），用于扩充 CoWoS 封装产能。

这笔资金将用于支持新厂房和设备（new factory space and equipment）。Reuters 指出，这一支持的规模此前未被报道（the scale of the support has not previously been reported）。

需要明确的是：Nvidia 未回应 Reuters 的置评请求；日月光表示不评论涉及客户的市场传闻。这条消息来自单一匿名信源，尚未获得当事方证实，其真实性和具体规模仍有待验证。

但即便将这条消息视为未经证实的行业情报，它所揭示的产业逻辑仍然具有重大意义。

在传统半导体产业链中，芯片设计公司（fabless）的角色是设计芯片、下订单、等交货。它们不会为封装厂提供数十亿美元级别的融资。这种做法意味着产业链的权力关系正在发生变化：当封装产能成为决定芯片出货量的硬约束时，芯片设计公司不得不从”客户”变成”投资者”，用资本换取产能的优先分配权。

笔者判断，这种模式一旦成立，将产生连锁效应。首先，它会加速封装产能的扩张，因为封装厂获得了低成本资金；其次，它会加剧产能分配的不平等——有能力提供大额融资的公司（如 Nvidia）将优先获得产能，而中小芯片设计公司可能面临更长的排队时间；第3，它会提升封装环节在整个半导体价值链中的议价能力。

AMD 的做法提供了另一个佐证。据 Taipei Times 2026年10月7日报道，AMD CEO 苏姿丰在访问台湾时表示，AMD 在2026年5月做出了100亿美元的投资承诺（a US$10 billion investment commitment），以确保未来3年先进封装技术产能的可用性。AMD 的本地先进扇出桥接封装（elevated fan-out bridge）生态系统合作伙伴包括力成（Powertech）、日月光及其子公司矽品，以及基板供应商欣兴电子（Unimicron）、南亚电路板（Nan Ya PCB）和景碩（Kinsus）。

苏姿丰在访台期间的表态非常直接：”CoWoS and advanced packaging are absolutely critical for our high-performance computing portfolio moving forward.”（CoWoS 和先进封装对我们未来的高性能计算产品组合绝对至关重要。）她此行的目的就是确保 AMD 的整个供应链——包括台积电、后端封测厂和基板供应商——都能扩大产能。

苏姿丰还透露了一个关于需求与供给失衡的关键信息：”The overall market has increased a lot in 2026, and so we have also increased our own supply and capacity in 2026, but I can say that the demand is even higher than our supply.”（整体市场在2026年大幅增长，我们也在2026年增加了自己的供应和产能，但需求甚至高于我们的供应。）AMD 计划在2027年”大幅增加”供应（”substantially” increase supply in 2027）。

她还指出，AMD 过去的产能规划周期是1到2年，但现在必须看3年、4年甚至5年以后，以确保”all of the capacity comes up at the same time”（所有产能同时到位）。这种规划周期的延长本身就说明了先进封装产能扩张的长周期特性——建厂房、装设备、调良率，每一步都需要时间。

台积电的 CoWoS 产能紧张，加上芯片设计巨头用数十亿美元级资金锁定产能，共同构成了一个明确信号：先进封装已经从成本中心变成了战略资源。

第3章：面板级封装——当晶圆不够大，换一块更大的”画布”

台积电在 CoWoS 领域的主导地位，反过来也在催生替代方案。

力成董事长蔡篤恭（D K Tsai）在2026年8月对记者说了一句话，直接点明了市场心态：”Everyone is looking for a solution outside TSMC. They don’t want to rely entirely on TSMC.”（每个人都在寻找台积电以外的解决方案。他们不想完全依赖台积电。）

力成押注的技术路线是面板级封装（panel-level packaging, PLP）。据 Reuters 报道，这种技术用更大的矩形面板代替圆形晶圆作为芯片封装平台。这样做的好处是：每次生产可以容纳更多芯片，浪费更少材料（accommodate more chips in each production run and waste less material），这在 AI 处理器尺寸越来越大、复杂度越来越高的趋势下尤为重要。

要理解面板级封装的优势，需要一点几何直觉。传统 CoWoS 使用的是圆形晶圆（通常直径300毫米），而圆形上切割矩形芯片必然会在边缘产生大量浪费。面板级封装使用矩形面板，矩形切矩形的材料利用率天然更高。当 AI 芯片的封装尺寸不断增大——每颗封装体可能集成10到20颗芯片——面板级方案的面积效率优势就更加显著。

力成的面板级扇出封装（Fan-Out Panel-Level Packaging, FOPLP）技术中，RDL（再分布层，Redistribution Layer）是关键组成部分。据 Taipei Times 2026年7月18日报道，RDL 的作用是将电气连接路由到硅片物理尺寸之外（route electrical connections beyond the physical footprint of silicon），这是扇出封装技术的核心能力。

力成正在与 AMD 和 Broadcom 合作推进这项技术。据 Reuters 报道，力成正与这两家公司合作，试图证明面板级封装在 AI 和高性能计算所用的更大、更复杂芯片封装上的可行性。力成高级副总裁 Jim Lin 表示：”The most important thing right now is capacity.”（现在最重要的事情是产能。）他还说，客户正在等力成提升产量。

在产能建设方面，力成的布局分为台湾和新加坡两条线。

在台湾新竹的工厂，据 Taipei Times 报道，力成计划在今年安装设备，实现每月3000片面板的产能，每片面板尺寸为510毫米×510毫米。这是产能扩张计划的第1阶段。第2阶段是明年再增加3000片月产能，待额外设备到位并安装完成后实现。力成表示，扩张计划因设备交付周期过长而出现延迟。

蔡篤恭在2026年4月告诉投资者，力成将在今年下半年进入产品验证流程（product qualification process），为明年年中正式出货做准备。生产良率已达到95%，预计很快将达到量产水平。

在新加坡，力成与 Broadcom 的合作更引人注目。据 Taipei Times 2026年7月18日报道，力成宣布计划投资4亿美元，与 Broadcom 在新加坡成立合资公司，专注于先进封装基板的加法精细几何 RDL 技术（additive finer-geometry redistribution layer technology for advanced package substrates）。据 Reuters 报道，蔡篤恭表示该合资公司的生产可能在2028年启动。

力成在2026年4月将今年的资本支出预算上调了25%，至新台币500亿元（按约1美元兑32.3新台币计，约合15.5亿美元；汇率为 Taipei Times 报道中所用数值），以加速先进封装技术（包括 FOPLP）的产能建设。

台积电自身也没有忽视面板级封装的潜力。据 Reuters 报道，台积电正在开发自己的面板级技术，称为 CoPoS（Chip-on-Panel-on-Substrate，芯片-面板-基板）。台积电在2026年4月表示已建成试产线（pilot line），并预计在几年内（within a couple of years）开始生产，但 CoWoS 仍是台积电主要的 AI 封装技术。

笔者判断，台积电同时推进 CoWoS 和 CoPoS，实际上是在对冲技术路线风险。CoWoS 是当前的现金牛，但面板级封装如果被证明在更大尺寸封装上具有成本优势，台积电不能让这个市场被力成等竞争对手占据。这种”两条腿走路”的策略，也从侧面验证了面板级封装的技术前景。

AMD CEO 苏姿丰在被问及力成的 FOPLP 是否能作为台积电供应紧张的 CoWoS 的替代方案时，给出了一个外交但有信息量的回答：”We’re always looking at packaging innovation across the supply chain and how we bring more capacity on board.”（我们一直在关注整个供应链中的封装创新，以及如何引入更多产能。）据 Taipei Times 2026年10月7日报道，力成在2026年7月表示，将在明年下半年开始使用其先进 PLP 技术为 AMD 出货 AI 芯片。

第4章：280亿美元资本开支与产业链的连锁反应

先进封装从技术趋势转变为资本浪潮，最直观的体现是数字。

据 Reuters 转引研究机构 Yole Group 数据，先进封装的收入预计将在2026年首次超过传统封装（revenue from advanced packaging is forecast to overtake that earned via the traditional route for the first time in 2026），先进封装技术的资本支出预计接近280亿美元（capital spending on the technology expected to near $28 billion）。需要说明的是，Reuters 报道未注明该数据出自 Yole Group 的具体报告名称或发布日期，该数字的口径（是否包含设备与厂房、覆盖范围是否为全球）无法从公开报道中进一步确认，本文仅作为二手转引使用。

这个”首次超越”的时间节点具有标志性意义。它意味着封装产业的重心正在发生转移——先进封装从一个利基市场变成了主流市场。而接近280亿美元的资本支出规模，说明这个转移正在以极快的速度发生。

资本支出的激增直接利好设备厂商。据 Reuters 报道，设备制造商正在开发新工具以应对需求。东京电子台湾总裁 Seiji Nakama 表示，先进封装的增长速度远快于芯片制造设备市场，尽管规模仍较小；应用材料副总裁 Sree Kesapragada 则认为，包括面板级技术在内的先进封装市场可能在3到5年内显著增长（”It’s near-term”）。

从产业链角度看，先进封装资本支出的受益者可以分为几层：

第1层是直接的封装设备供应商，包括提供混合键合（hybrid bonding）设备、晶圆级光刻设备、面板级设备的厂商。

第2层是材料供应商，包括先进基板（ABF 基板等）、硅中介层（silicon interposer）、微凸块（micro-bump）等材料的供应商。苏姿丰在访台时提到的 AMD 生态系统合作伙伴中，欣兴电子、南亚电路板、景碩等基板供应商就属于这一层。

第3层是提供测试和检测设备的厂商，因为先进封装的复杂度大幅提升了测试需求。

力成将今年资本支出上调25%至新台币500亿元（约15.5亿美元），这个数字放在一家封测公司的体量上看是非常激进的。AMD 承诺未来3年投入100亿美元确保先进封装产能，Nvidia 据报道为矽品提供数十亿美元融资——这些资金最终都会流向设备和材料供应商。

但资本支出的激增也带来风险。半导体产业有着明显的周期性，产能扩张往往在需求高峰期启动，而设备交付和产能释放需要2到3年时间。力成已经遭遇了设备交付周期过长导致扩张延迟的问题。若 AI 芯片需求在2028年或2029年出现放缓——尽管目前看不到这种迹象——大量新增产能可能面临利用率不足的风险。

笔者判断，短期内（未来2到3年）产能过剩的风险较低，因为多位行业高管和分析师一致指出需求仍在超过供给。但更长周期的不确定性确实存在，尤其是面板级封装这种尚未大规模量产的新技术，其良率爬坡和成本曲线仍有不确定性。

第5章：地缘政治变量——台湾的关键性与供应链多元化

先进封装的地缘政治维度不容回避。

AMD CEO 苏姿丰在被问及台海紧张局势的应急计划时，给出了一个直白的回答：”Taiwan is absolutely critical to the semiconductor supply chain, and very, very critical for AMD.”（台湾对半导体供应链绝对至关重要，对 AMD 也非常、非常关键。）据 Taipei Times 报道，她同时表示 AMD 鼓励所有合作伙伴实现地理多元化（geographic diversity）。

这种”强调台湾重要性+鼓励多元化”的双重表态，反映了整个行业的两难处境。

台湾在先进封装领域的主导地位甚至比在晶圆制造领域更为集中。台积电的 CoWoS 几乎是唯一大规模量产的最先进封装技术，日月光/矽品是全球最大的封测代工企业，力成在面板级封装领域走在前列——这些关键玩家全部位于台湾。

力成与 Broadcom 选择在新加坡建立4亿美元的合资公司，而非在台湾扩产，这个选址决策本身就包含了供应链多元化的考量。

据 Taipei Times 报道，苏姿丰表示，台积电亚利桑那工厂为 AMD 的表现非常好，AMD 期待全球有更多产能来满足高需求。

笔者判断，先进封装产能的地理分散化将是未来5年的持续趋势，但台湾的主导地位在短期内难以被撼动。原因很简单：先进封装不仅需要设备和厂房，还需要成熟的工程团队、完善的供应链生态（基板、材料、测试）、以及与晶圆厂的地理邻近性（减少晶圆运输风险和周期）。这些软性要素不是靠资本投入就能在新地点快速复制的。

第6章：竞争格局重塑——谁在先进封装的新秩序中占据有利位置

综合以上分析，先进封装领域正在形成一个多层次的竞争格局。

台积电的 CoWoS 仍然是当前最成熟、产能最大的先进封装技术，被 Nvidia、AMD、Broadcom 和云计算公司广泛采用。台积电同时在开发 CoPoS 面板级技术，试图在下一代技术路线上保持领先。台积电的优势在于垂直整合——从晶圆制造到封装的一站式服务，减少了客户的供应链复杂度。

日月光/矽品作为独立封测代工厂，正在通过客户的融资支持扩充 CoWoS 产能。它们的角色是为芯片设计公司提供台积电之外的 CoWoS 产能选择。若 Reuters 报道的 Nvidia 融资消息属实，矽品将成为 CoWoS 产能扩张中最大的受益者之一。

力成在面板级封装领域的布局最为激进——台湾新竹的产线、与 Broadcom 在新加坡的合资公司、以及与 AMD 的合作关系，构成了一个覆盖技术开发、产能建设和客户绑定的完整战略。力成的挑战在于面板级封装尚未大规模量产验证，良率爬坡和客户验证仍需时间。蔡篤恭提到的95%良率和即将进入的产品验证流程，是这条路线上的关键里程碑。

芯片设计公司（Nvidia、AMD、Broadcom）正在从单纯的客户角色转变为封装产能的战略投资者。AMD 的100亿美元3年投资承诺、Nvidia 据报道为矽品提供的数十亿美元融资、Broadcom 与力成的合资公司，都体现了这种角色转变。

这种格局的一个重要含义是：先进封装正在从一个标准化、低利润的服务变成一个差异化、高价值的战略能力。封装技术的选择（CoWoS vs. FOPLP vs. CoPoS）、产能的获取方式（自建 vs. 融资 vs. 合资）、以及地理位置的布局，都在成为芯片公司竞争力的组成部分。

苏姿丰说 AMD 现在必须做3到5年的产能规划，而不是过去的1到2年。这个规划周期的延长意味着，先进封装的产能锁定正在变成一场长期博弈。能够在今天做出正确投资决策的公司，将在2028年、2029年获得产能优势；而错过这个窗口的公司，可能面临数年的产能劣势。

结语：当后道工序定义前沿竞争力

从 Gelsinger 估计先进封装可能占芯片产品价值的一半，到 Nvidia 据报道（未经当事方证实）为矽品提供数十亿美元融资，再到 AMD 承诺3年投入100亿美元、力成与 Broadcom 在新加坡建立合资公司、台积电建成 CoPoS 试产线——这些动作指向同一个方向：先进封装已经从半导体产业链的成本中心变成了价值中心，从”不用操心”的后道工序变成了决定 AI 芯片出货量的关键瓶颈。

接下来需要观察的几个关键节点：力成 FOPLP 的产品验证流程能否在今年下半年顺利完成、良率能否从95%提升到量产水平；力成与 Broadcom 新加坡合资公司是否能在2028年如期投产；台积电 CoPoS 从试产线到量产的时间表；以及 Nvidia 与矽品的融资安排是否会被正式确认、其具体规模和条款如何。

这些节点的进展将决定：先进封装的产能瓶颈能在多大程度上被缓解，以及新的产业权力格局将以何种形态固化。

参考资料

  1. AI boom turns chip packaging into the next battleground for semiconductors — Wen-Yee Lee / Reuters, 2026-11-06
  2. Powertech to invest in venture with Broadcom — Lisa Wang / Taipei Times, 2026-07-18
  3. AMD to ‘substantially’ up capacity: CEO — Lisa Wang / Taipei Times, 2026-10-07

主题分类：地缘AI